PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-069746

(43)Date of publication of application: 03.03.2000

(51)Int.CI.

HO2M 3/155

(21)Application number: 10-235595

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

21.08.1998


(72)Inventor: TAKIMOTO HISAICHI

MATSUYAMA TOSHIYUKI

(54) METHOD OF CONTROLLING DC-DC CONVERTER, CIRCUIT FOR CONTROLLING DC-DC CONVERTER AND DC-DC CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit for controlling a DC-DC converter which can output a stable voltage consistently. SOLUTION: A comparator 21 has an offset voltage ΔVT for a reference voltage Vref between its input terminals. The reference voltage Vref and an output voltage Vout are inputted to the input terminals of the comparator 21 which compares both voltages Vref an Vout with each other. If the output voltage Vout is lower than the reference voltage Vref by the offset voltage ΔVT in accordance with the comparison result, the comparator 21 outputs an output signal SG5 whose level maximizes the duty ratio of a duty control signal SG4. An error output signal SG2 and the output signal SG5 are inputted to the 1st and 2nd non-reverse input terminals of a PWM comparison circuit 22 which compares on the signals SG2 and SG5 which has a higher level with a triangular wave signal SG3 and outputs the duty control signal SG4 in accordance with the comparison result.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開 2 0 0 0 - 6 9 7 4 6 (P 2 0 0 0 - 6 9 7 4 6 A) (43)公開日 平成12年3月3日(2000.3.3)

(51) Int. C1.7

識別記号

FΙ

テーマコード(参考)

H 0 2 M 3/155

H 0 2 M 3/155

H 5H730

審査請求 未請求 請求項の数15 OL

(全14頁)

(21)出願番号

特願平10-235595

(22)出願日

平成10年8月21日(1998.8.21)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1

号

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 滝本 久市

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(74)代理人 100068755

弁理士 恩田 博宣


最終頁に続く

(54) 【発明の名称】DC-DCコンバータの制御方法、DC-DCコンバータの制御回路、及び、DC-DCコンバータ

(57) 【要約】

【課題】常に安定した出力電圧を出力することができる DC-DCコンパータの制御回路を提供する。

【解決手段】コンパレータ21は、入力端子間に基準電圧 Vref に対するオフセット電圧 Δ V T を有し、それら入力端子に基準電圧 Vref と出力電圧 Vout が入力され、両電圧 Vref 、Vout を比較する。コンパレータ21は、その比較結果に基づいて出力電圧 Vout が基準電圧 Vref からオフセット電圧 Δ V T だけ低くなると、デューティ制御信号 S G 4 のデューティ比を最大とするレベルの出力信号 S G 5 を出力する。 P W M 比較回路 2 2 は、第1,第2 非反転入力端子に入力される誤差出力信号 S G 2,前記出力信号 S G 5 のうちのレベルが高い方の信号と、三角波信号 S G 3 とを比較し、その比較結果に基づいてデューティ制御信号 S G 4 を出力する。



【特許請求の範囲】

【請求項1】 基準電圧と、出カトランジスタのオンオ フ動作に基づいて生成される出力電圧とが入力され、両 電圧を比較してそれらの差電圧を増幅した誤差出力信号 を出力する誤差増幅回路と、

三角波発振回路から出力される三角波信号と、前記誤差 出力信号の大小を比較し、該比較結果に基づくデューテ ィ比を持つデューティ制御信号を出力するPWM比較回 路とを備え、

前記デューティ制御信号のデューティ比に基づいて前記 10 出力トランジスタをオンオフ動作させて平滑回路の容量 に充放電する時間を制御し、前記容量の充放電電圧に基 づく前記出力電圧を前記基準電圧に近づけるようにした DC-DCコンパータの制御方法であって、

前記出力電圧が前記基準電圧からオフセットした所定電 圧よりも低いときに、前記デューティ制御信号のデュー ティ比を最大として、前記出カトランジスタをオン動作 させるようにしたことを特徴とするDC-DCコンバー 夕の制御方法。

【請求項2】 基準電圧と、出力トランジスタのオンオ フ動作に基づいて生成される出力電圧とが入力され、両 電圧を比較してそれらの差電圧を増幅した誤差出力信号 を出力する誤差増幅回路と、

三角波発振回路から出力される三角波信号と、前記誤差 出力信号の大小を比較し、該比較結果に基づくデューテ ィ比を持つデューティ制御信号を出力するPWM比較回 路とを備え、

前記デューティ制御信号のデューティ比に基づいて前記 出カトランジスタをオンオフ動作させて平滑回路の容量 に充放電する時間を制御し、前記容量の充放電電圧に基 30 づく前記出力電圧を前記基準電圧に近づけるようにした DC-DCコンパータの制御回路であって、

前記出力電圧が前記基準電圧からオフセットした所定電 圧よりも低いときに、前記デューティ制御信号のデュー ティ比を最大とするデューティ制御回路を備えたことを 特徴とするDC-DCコンバータの制御回路。

【請求項3】 請求項2に記載のDC-DCコンパータ の制御回路において、

前記デューティ制御回路は、

入力端子間に前記基準電圧に対するオフセット電圧を有 40 し、それら入力端子に前記基準電圧と前記出力電圧が入 力され、両電圧を比較し、その比較結果に基づいて前記 出力電圧が前記基準電圧からオフセット電圧だけ低いと きに、前記デューティ制御信号のデューティ比を最大と するレベルの出力信号を出力するコンパレータと、

前記誤差出力信号又はデューティ制御信号と、前記出力 信号とが入力され、両信号のうちレベルの高い信号を選 択し、その信号を前記デューティ制御信号として前記出 カトランジスタに出力する信号選択回路とを備えたこと を特徴とするDC-DCコンパータの制御回路。

【請求項4】 請求項3に記載のDC-DCコンバータ の制御回路において、

前記コンパレータは、前記オフセット電圧に対応して互 いに異なるサイズに形成した一対のトランジスタを入力 初段に持つことを特徴とするDC-DCコンパータの制 御回路。

【請求項5】 請求項3に記載のDC-DCコンバータ の制御回路において、

前記コンパレータは、前記基準電圧を抵抗分割し、その 基準電圧より前記オフセット電圧だけ低い電圧を生成す る抵抗分割回路を備え、該抵抗分割回路で生成された電 圧と前記出力電圧とが入力されることを特徴とするDC - D C コンパータの制御回路。

【請求項6】 請求項3に記載のDC-DCコンバータ の制御回路において、

前記信号選択回路は前記PWM比較回路であって、 該PWM比較回路は、

前記誤差出力信号が入力される第1非反転入力端子と、 前記コンパレータの出力信号が入力される第2非反転入 力端子と、

前記三角波信号が入力される反転入力端子とを備え、 前記第1, 第2非反転入力端子に入力される信号のうち のレベルが高い方の信号と、前記三角波信号とを比較 し、その比較結果に基づいて前記デューティ制御信号を 出力することを特徴とするDC-DCコンバータの制御 回路。

【請求項7】 請求項3に記載のDC-DCコンバータ の制御回路において、

前記信号選択回路はOR回路で構成され、

該OR回路は、

前記PWM比較回路から出力されるデューティ制御信号 と、前記コンパレータの出力信号とが入力され、両信号 の論理演算結果を前記出力トランジスタに供給すること を特徴とするDC-DCコンパータの制御回路。

【請求項8】 請求項2に記載のDC-DCコンパータ の制御回路において、

前記出カトランジスタと電源との間に接続され、前記平 滑回路の容量を放電する第2出カトランジスタと、

前記誤差出力信号と前記三角波信号に基づいて、第2出 カトランジスタを前記出カトランジスタと相補にオンオ フ動作させるための信号を該第2出カトランジスタに出 力する第2PWM比較回路とを備えたことを特徴とする DC-DCコンパータの制御回路。

【請求項9】 出力コイルと容量からなる平滑回路と、 オンオフ動作して前記平滑回路を介して出力端子に出力 電圧を発生させる出力トランジスタと、

基準電圧と、出カトランジスタのオンオフ動作に基づい て生成される出力電圧とが入力され、両電圧を比較して それらの差電圧を増幅した誤差出力信号を出力する誤差 50 増幅回路と、

三角波発振回路から出力される三角波信号と、前記誤差 出力信号の大小を比較し、該比較結果に基づくデューテ ィ比を持つデューティ制御信号を出力するPWM比較回 路とを備え、

前記デューティ制御信号のデューティ比に基づいて前記 出力トランジスタをオンオフ動作させて平滑回路の容量 に充放電する時間を制御し、前記容量の充放電電圧に基 づく前記出力電圧を前記基準電圧に近づけるようにした DC-DCコンパータであって、

前記出力電圧が前記基準電圧からオフセットした所定電 10 圧よりも低いときに、前記デューティ制御信号のデュー ティ比を最大とするデューティ制御回路を備えたことを 特徴とするDC-DCコンパータ。

【請求項10】 請求項9に記載のDC-DCコンバー 夕において、

前記デューティ制御回路は、

入力端子間に前記基準電圧に対するオフセット電圧を有 し、それら入力端子に前記基準電圧と前記出力電圧が入 力され、両電圧を比較し、その比較結果に基づいて前記 出力電圧が前記基準電圧からオフセット電圧だけ低いと 20 きに、前記デューティ制御信号のデューティ比を最大と するレベルの出力信号を出力するコンパレータと、

前記誤差出力信号又はデューティ制御信号と、前記出力 信号とが入力され、両信号のうちレベルの高い信号を選 択し、その信号を前記デューティ制御信号として前記出 カトランジスタに出力する信号選択回路とを備えたこと を特徴とするDC-DCコンバータ。

【請求項11】 請求項10に記載のDC-DCコンバ ータにおいて、

前記コンパレータは、前記オフセット電圧に対応して互 30 いに異なるサイズに形成した一対のトランジスタを入力 初段に持つことを特徴とするDC-DCコンバータ。

【請求項12】 請求項10に記載のDC-DCコンバ ー夕において、

前記コンパレータは、前記基準電圧を抵抗分割し、その 基準電圧より前記オフセット電圧だけ低い電圧を生成す る抵抗分割回路を備え、該抵抗分割回路で生成された電 圧と前記出力電圧とが入力されることを特徴とするDC -DCコンパータ。

【請求項13】 請求項10に記載のDC-DCコンパ 40 **ータにおいて、**

前記信号選択回路は前記PWM比較回路であって、 該PWM比較回路は、

前記誤差出力信号が入力される第1非反転入力端子と、 前記コンパレータの出力信号が入力される第2非反転入 力端子と、

前記三角波信号が入力される反転入力端子とを備え、 前記第1, 第2非反転入力端子に入力される信号のうち のレベルが高い方の信号と、前記三角波信号とを比較

出力することを特徴とするDC-DCコンバータ。

【請求項14】 請求項10に記載のDC-DCコンバ ー夕において、

前記信号選択回路はOR回路で構成され、

該OR回路は、

前記PWM比較回路から出力されるデューティ制御信号 と、前記コンパレータの出力信号とが入力され、両信号 の論理演算結果を前記出力トランジスタに供給すること を特徴とするDC-DCコンパータ。

【請求項15】 請求項9に記載のDC-DCコンバー 夕において、

前記出カトランジスタと電源との間に接続され、前記平 滑回路の容量を放電する第2出カトランジスタと、

前記誤差出力信号と前記三角波信号に基づいて、第2出 カトランジスタを前記出カトランジスタと相補にオンオ フ動作させるための信号を該第2出カトランジスタに出 力する第2PWM比較回路とを備えたことを特徴とする DC-DCコンバータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、各種電子機器に搭 載された中央処理装置(CPU)、記憶装置(RAM、 ROM)等の各種半導体集積回路装置(IC)に動作電 源を供給するDC-DCコンバータの制御方法、DC-DCコンパータの制御回路、及び、DC-DCコンパー 夕に関するものである。

【0002】近年の電子機器には、多数個の半導体集積 回路装置(IC)が搭載されている。これら各半導体集 積回路装置は個々に動作電源を必要としており、各動作 電源は一般にDC-DCコンバータで生成される。そし て、この動作電源が不安定になると、半導体集積回路装 置の動作が不安定になり、このことが半導体集積回路装 置の誤動作を引き起こす。そのため、DC-DCコンバ ータは、常に安定した動作電源を生成することが要求さ れている。

[0003]

【従来の技術】図7は、従来のDC-DCコンバータ1 の一例を示す。 DC-DCコンバータ1は、1チップの 半導体集積回路装置上に形成された制御回路2と複数個 の外付け素子とから構成されている。制御回路2の出力 信号SG1は、エンハンスメント形NチャネルMOSト ランジスタで構成される出力トランジスタ3のゲートに 供給される。出力トランジスタ3のドレインには直流電 源電圧Vinが供給され、ソースは出力コイル4を介して 出力端子5に接続されている。出力端子5は、負荷とし ての図示しない各半導体集積回路装置に接続されてい る。そして、この出力端子5からは出力電圧Vout が出 力される。

【0004】前記出力トランジスタ3のソースは、ショ し、その比較結果に基づいて前記デューティ制御信号を 50 ットキーダイオードよりなるフライホイールダイオード

6のカソードに接続されている。フライホイールダイオ ード6のアノードはグランドGNDに接続されている。 前記出力端子5は、平滑化容量7を介してグランドGN Dに接続されている。即ち、この平滑化容量7と前記出 カコイル4とで前記出力電圧Vout を平滑化する平滑回 路が構成されている。又、前記出力端子5は抵抗8を介 して制御回路2に接続され、その時の出力電圧Vout が 制御回路2に出力される。

【0005】前記制御回路2は、誤差増幅回路11、P WM比較回路12、三角波発振回路13、出力回路14 を備えている。 誤差増幅回路 1 1 の反転入力端子には前 記出力電圧Vout が入力され、非反転入力端子には基準 電圧Vref が入力される。又、誤差増幅回路11の出力 端子と反転入力端子との間には、外付けの位相補償容量 15及び抵抗16の直列回路が接続されている。この直 列回路は、誤差増幅回路11の発振を防止するために設 けられている。そして、誤差増幅回路11は、前記出力 電圧Vout と基準電圧Vref とを比較し、両電圧の差電 圧を増幅した誤差出力信号SG2を次段のPWM比較回 路12に出力する。

【0006】PWM比較回路12の非反転入力端子には 前記誤差増幅回路11からの誤差出力信号SG2が入力 され、反転入力端子には三角波発振回路13からの三角 波信号SG3が入力される。そして、PWM比較回路1 2は、前記誤差出力信号SG2と三角波信号SG3とを 比較し、三角波信号SG3のレベルが誤差出力信号SG 2を超える期間ではLレベル、三角波信号SG3のレベ ルが誤差出力信号SG2以下となる期間ではHレベルと なるパルス信号をデューティ制御信号SG4として次段 の出力回路14に出力する。

【0007】出力回路14は、前記PWM比較回路12 から出力されたデューティ制御信号SG4を前記出力信 号SG1として前記出力トランジスタ3のゲートに供給

【0008】このように構成されたDC-DCコンバー タ1では、制御回路2から出力される出力信号SG1に 基づいて出カトランジスタ3がオンオフ動作され、出力 端子5から出力される出力電圧Vout が所定電圧 (基準 電圧Vref) 一定となるように制御される。

【0009】詳述すると、出力端子5に接続される各負 40 荷の負荷電流が増加すると、出力電圧 Vout が下降す る。すると、誤差増幅回路11では、出力電圧Vout と 基準電圧Vref との差電圧が大きくなるため、誤差増幅 回路11の誤差出力信号SG2のレベルが上昇する。

【0010】誤差出力信号SG2のレベルが上昇する と、PWM比較回路12では、三角波信号SG3のレベ ルが誤差出力信号SG2を超える期間が短くなり、三角 波信号SG3のレベルが誤差出力信号SG2以下となる 期間が長くなる。つまり、PWM比較回路12のデュー ティ制御信号SG4は、そのHレベルとなる期間が長く 50 してそれらの差電圧を増幅した誤差出力信号を出力する

なる(デューティ比が高くなる)。

【0011】デューティ制御信号SG4のデューティ比 が高くなると、同様に出力信号SG1のデューティ比も 高くなり、出力トランジスタ3のオンする時間が長くな る。従って、出力電圧Vout の電圧値は直流電源電圧V inに基づいて上昇する。

6

【0012】出力電圧Vout が上昇すると、誤差増幅回 路11では、出力電圧Vout と基準電圧Vref との差電 圧が小さくなるため、誤差出力信号SG2のレベルの上 昇が小さくなる。

【0013】誤差出力信号SG2のレベルの上昇が小さ くなると、PWM比較回路12では、三角波信号SG3 のレベルが誤差出力信号SG2を超える期間が長くな り、三角波信号SG3のレベルが誤差出力信号SG2以 下となる期間が短くなる。つまり、PWM比較回路12 のデューティ制御信号SG4は、そのHレベルとなる期 間が短くなる(デューティ比が低くなる)。

【0014】デューティ制御信号SG4のデューティ比 が低くなると、同様に出力信号SG1のデューティ比も 20 低くなり、出カトランジスタ3のオンする時間が短くな る。従って、出力電圧Vout の電圧値の上昇が緩やかに なる。

【0015】このような動作を繰り返すことにより、上 記したDC-DCコンバータ1は、出力電圧Vout が基 準電圧Vref に収束するように動作し、安定した出力電 圧Vout を生成するようになっている。

[0016]

【発明が解決しようとする課題】ところで、上記構成の DC-DCコンパータ1は、出力電圧Vout が変動する と、その出力電圧Vout が再び所定電圧値(基準電圧V ref)に収束するまでに時間を要する。この時間は、入 出力端子間に位相補償容量15を接続した誤差増幅回路 11の動作遅延時間がその多くを占めている。

【0017】そのため、図8に示すように、出力端子5 に接続される負荷の負荷電流が急激に大きく変化する。 と、DC-DCコンパータ1はその変化に追従できず、 出力電圧Vout の電圧値が大きく下降してしまう。この ように出力電圧Vout の電圧値が大きく下降すると、出 力端子5に接続される負荷、即ち半導体集積回路装置が 誤動作するおそれがある。

【0018】本発明は、上記問題点を解決するためにな されたものであって、その目的は、常に安定した出力電 圧を出力することができるDC-DCコンパータの制御 方法、DC-DCコンパータの制御回路、及び、DC-DCコンパータを提供することにある。

[0019]

【課題を解決するための手段】請求項1に記載の発明 は、基準電圧と、出カトランジスタのオンオフ動作に基 づいて生成される出力電圧とが入力され、両電圧を比較

誤差増幅回路と、三角波発振回路から出力される三角波信号と、前記誤差出力信号の大小を比較し、該比較結果に基づくデューティ比を持つデューティ制御信号を出力するPWM比較回路とを備え、前記デューティ制御信号のデューティ比に基づいて前記出力トランジスタをオンオフ動作させて平滑回路の容量に充放電する時間を制御し、前記容量の充放電電圧に基づく前記出力電圧を前記基準電圧に近づけるようにしたDC-DCコンバータの制御方法であって、前記出力電圧が前記基準電圧からオフセットした所定電圧よりも低いときに、前記デューティ制御信号のデューティ比を最大として、前記出力トランジスタをオン動作させるようにした。

【0020】請求項2に記載の発明は、基準電圧と、出カトランジスタのオンオフ動作に基づいて生成される出力電圧とが入力され、両電圧を比較してそれらの差電圧を増幅した誤差出力信号を出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と、前記誤差出力信号の大小を比較し、該比較結果に基づくデューティ制御信号を出力するPWM比較にとを備え、前記デューティ制御信号のデューティ比に基づいて前記出力トランジスタをオンオフ動作させて平滑回路の容量に充放電する時間を制御し、前記容量の充放電電圧に基づく前記出力電圧を前記基準電圧に近づけるようにしたDC-DCコンバータの制御回路であって、前記出力電圧が前記基準電圧のおオフセットした所定電圧よりも低いときに、前記デューティ制御信号のデューティ比を最大とするデューティ制御回路を備えた。

【0021】請求項3に記載の発明は、請求項2に記載のDC-DCコンバータの制御回路において、前記デューティ制御回路は、入力端子間に前記基準電圧に対するオフセット電圧を有し、それら入力端子に前記基準電圧と前記出力電圧が入力され、両電圧を比較し、その比較結果に基づいて前記出力電圧が前記基準電圧からオフセット電圧だけ低いときに、前記デューティ制御信号のデューティ比を最大とするレベルの出力信号を出力するコンパレータと、前記誤差出力信号又はデューティ制御信号と、前記出力信号とが入力され、両信号のうちレベルの高い信号を選択し、その信号を前記デューティ制御信号として前記出力トランジスタに出力する信号選択回路とを備えた。

【0022】請求項4に記載の発明は、請求項3に記載のDC-DCコンパータの制御回路において、前記コンパレータは、前記オフセット電圧に対応して互いに異なるサイズに形成した一対のトランジスタを入力初段に持つ。

【0023】請求項5に記載の発明は、請求項3に記載のDC-DCコンパータの制御回路において、前記コンパレータは、前記基準電圧を抵抗分割し、その基準電圧より前記オフセット電圧だけ低い電圧を生成する抵抗分割回路を備え、該抵抗分割回路で生成された電圧と前記 50

出力電圧とが入力される。

【0024】請求項6に記載の発明は、請求項3に記載のDC-DCコンバータの制御回路において、前記信号選択回路は前記PWM比較回路であって、該PWM比較回路は、前記誤差出力信号が入力される第1非反転入力端子と、前記コンパレータの出力信号が入力される第2非反転入力端子と、前記三角波信号が入力される反転入力端子とを備え、前記第1,第2非反転入力端子に入力される信号のうちのレベルが高い方の信号と、前記三角波信号とを比較し、その比較結果に基づいて前記デューティ制御信号を出力する。

【0025】請求項7に記載の発明は、請求項3に記載のDC-DCコンバータの制御回路において、前記信号選択回路はOR回路で構成され、該OR回路は、前記PWM比較回路から出力されるデューティ制御信号と、前記コンパレータの出力信号とが入力され、両信号の論理演算結果を前記出力トランジスタに供給する。

【0026】請求項8に記載の発明は、請求項2に記載のDC-DCコンバータの制御回路において、前記出力トランジスタと電源との間に接続され、前記平滑回路の容量を放電する第2出カトランジスタと、前記誤差出カ信号と前記三角波信号に基づいて、第2出カトランジスタを前記出カトランジスタと相補にオンオフ動作させるための信号を該第2出カトランジスタに出力する第2PWM比較回路とを備えた。

【0027】請求項9に記載の発明は、出力コイルと容 量からなる平滑回路と、オンオフ動作して前記平滑回路 を介して出力端子に出力電圧を発生させる出力トランジ スタと、基準電圧と、出カトランジスタのオンオフ動作 に基づいて生成される出力電圧とが入力され、両電圧を 比較してそれらの差電圧を増幅した誤差出力信号を出力 する誤差増幅回路と、三角波発振回路から出力される三 角波信号と、前記誤差出力信号の大小を比較し、該比較 結果に基づくデューティ比を持つデューティ制御信号を 出力するPWM比較回路とを備え、前記デューティ制御 信号のデューティ比に基づいて前記出力トランジスタを オンオフ動作させて平滑回路の容量に充放電する時間を 制御し、前記容量の充放電電圧に基づく前記出力電圧を 前記基準電圧に近づけるようにしたDC-DCコンバー 夕であって、前記出力電圧が前記基準電圧からオフセッ トした所定電圧よりも低いときに、前記デューティ制御 信号のデューティ比を最大とするデューティ制御回路を 備えた。

【0028】請求項10に記載の発明は、請求項9に記載のDC-DCコンバータにおいて、前記デューティ制御回路は、入力端子間に前記基準電圧に対するオフセット電圧を有し、それら入力端子に前記基準電圧と前記出力電圧が入力され、両電圧を比較し、その比較結果に基づいて前記出力電圧が前記基準電圧からオフセット電圧だけ低いときに、前記デューティ制御信号のデューティ

比を最大とするレベルの出力信号を出力するコンパレー 夕と、前記誤差出力信号又はデューティ制御信号と、前 記出力信号とが入力され、両信号のうちレベルの高い信 号を選択し、その信号を前記デューティ制御信号として 前記出カトランジスタに出力する信号選択回路とを備え た。

【0029】請求項11に記載の発明は、請求項10に 記載のDC-DCコンパータにおいて、前記コンパレー 夕は、前記オフセット電圧に対応して互いに異なるサイ ズに形成した一対のトランジスタを入力初段に持つ。

【0030】請求項12に記載の発明は、請求項10に 記載のDC-DCコンバータにおいて、前記コンパレー 夕は、前記基準電圧を抵抗分割し、その基準電圧より前 記オフセット電圧だけ低い電圧を生成する抵抗分割回路 を備え、該抵抗分割回路で生成された電圧と前記出力電 圧とが入力される。

【0031】請求項13に記載の発明は、請求項10に 記載のDC-DCコンパータにおいて、前記信号選択回 路は前記PWM比較回路であって、該PWM比較回路 は、前記誤差出力信号が入力される第1非反転入力端子 と、前記コンパレータの出力信号が入力される第2非反 転入力端子と、前記三角波信号が入力される反転入力端 子とを備え、前記第1,第2非反転入力端子に入力され る信号のうちのレベルが高い方の信号と、前記三角波信 号とを比較し、その比較結果に基づいて前記デューティ 制御信号を出力する。

【0032】請求項14に記載の発明は、請求項10に 記載のDC-DCコンパータにおいて、前記信号選択回 路はOR回路で構成され、該OR回路は、前記PWM比 較回路から出力されるデューティ制御信号と、前記コン パレータの出力信号とが入力され、両信号の論理演算結 果を前記出カトランジスタに供給する。

【0033】請求項15に記載の発明は、請求項9に記 載のDC-DCコンバータにおいて、前記出カトランジ スタと電源との間に接続され、前記平滑回路の容量を放 電する第2出カトランジスタと、前記誤差出力信号と前 記三角波信号に基づいて、第2出カトランジスタを前記 出カトランジスタと相補にオンオフ動作させるための信 号を該第2出カトランジスタに出力する第2PWM比較 回路とを備えた。

【0034】(作用)請求項1に記載の発明によれば、 出力電圧が基準電圧からオフセットした所定電圧よりも 低くなると、デューティ制御信号のデューティ比が最大 とされ、出力トランジスタがオン動作される。そのた め、出力電圧が所定電圧値以下に大きく下降しようとし ても、その期間内では出カトランジスタがオン動作され るので、出力電圧が速やかに上昇する。従って、DC-DCコンパータからは常に安定した出力電圧が出力され る。

ーティ制御回路は、出力電圧が基準電圧からオフセット した所定電圧よりも低くなると、デューティ制御信号の デューティ比を最大とし、出カトランジスタをオン動作 させる。そのため、出力電圧が所定電圧値以下に大きく 下降しようとしても、その期間内ではデューティ制御回 路によって出力トランジスタがオン動作されるので、出 力電圧が速やかに上昇する。従って、DC-DCコンバ ータからは常に安定した出力電圧が出力される。

【0036】請求項3,10に記載の発明によれば、コ 10 ンパレータは、入力端子間に前記基準電圧に対するオフ セット電圧を有し、それら入力端子に基準電圧と出力電 圧が入力され、両電圧を比較し、その比較結果に基づい て出力電圧が基準電圧からオフセット電圧だけ低くなる と、デューティ制御信号のデューティ比を最大とするレ ベルの出力信号を出力する。信号選択回路は、誤差出力 信号又はデューティ制御信号と、コンパレータの出力信 号とが入力され、両信号のうちレベルの高い信号を選択 し、その信号をデューティ制御信号として出カトランジ スタに出力する。そのため、出力電圧がオフセット電圧 値以下に大きく下降しようとしても、その期間内ではコ ンパレータ及び信号選択回路によって出力トランジスタ がオン動作されるので、出力電圧が速やかに上昇する。 従って、DC-DCコンバータからは常に安定した出力 電圧が出力される。

【0037】請求項4,11に記載の発明によれば、コ ンパレータの入力初段の一対のトランジスタは、オフセ ット電圧に対応して互いに異なるサイズに形成される。 従って、オフセット電圧付きのコンパレータの構成が簡 単になる。

【0038】請求項5,12に記載の発明によれば、コ ンパレータには、基準電圧を抵抗分割し、その基準電圧 よりオフセット電圧だけ低い電圧を生成する抵抗分割回 路が備えられ、該抵抗分割回路で生成された電圧と出力 電圧とが入力される。従って、オフセット電圧付きのコ ンパレータの構成が簡単になる。

【0039】請求項6,13に記載の発明によれば、P WM比較回路には、誤差出力信号が入力される第1非反 転入力端子と、コンパレータの出力信号が入力される第 2 非反転入力端子と、三角波信号が入力される反転入力 端子とが備えられる。そして、PWM比較回路は、第 1, 第2非反転入力端子に入力される信号のうちのレベ ルが高い方の信号と、三角波信号とを比較し、その比較 結果に基づいてデューティ制御信号を出力する。従っ て、出力電圧が基準電圧からオフセット電圧だけ低くな ると、コンパレータはデューティ制御信号のデューティ 比を最大とするレベルの出力信号を出力するので、この 期間内では出力トランジスタはオン動作される。

【0040】請求項7,14に記載の発明によれば、O R回路には、PWM比較回路から出力されるデューティ 【0035】請求項2,9に記載の発明によれば、デュ50制御信号と、コンパレータの出力信号とが入力される。

そして、OR回路は、両信号の論理演算結果を出力トラ ンジスタに供給する。従って、出力電圧が基準電圧から オフセット電圧だけ低くなると、コンパレータはデュー ティ制御信号のデューティ比を最大とするレベルの出力 信号を出力するので、この期間内では出力トランジスタ はオン動作される。

【0041】請求項8,15に記載の発明によれば、出 カトランジスタと電源との間には、平滑回路の容量を放 電する第2出カトランジスタが接続される。そして、第 2 PWM比較回路は、誤差出力信号と三角波信号に基づ 10 いて、第2出力トランジスタを出力トランジスタと相補 にオンオフ動作させるための信号を該第2出カトランジ スタに出力する。従って、平滑回路の容量の放電時に は、第2出カトランジスタによってその放電速度が速く なり、出力電圧の変化が速やかになる。

[0042]

【発明の実施の形態】 (第1の実施の形態) 図1は、本 発明を具体化した第1の実施の形態のDC-DCコンバ ータを示す。尚、本実施の形態において、図7に示す従 来例と同一構成部材は同一の符号を付して説明する。

【0043】本実施の形態の特徴は、図1に示すよう に、オフセット電圧付きコンパレータ21が誤差増幅回 路11と並列に設けられる。又、前記PWM比較回路1 2が、第1及び第2非反転入力端子と反転入力端子を備 えたPWM比較回路22に置換される。

【0044】詳述すると、コンパレータ21の反転入力 端子には出力電圧 Vout が入力され、非反転入力端子に は基準電圧Vref が入力される。このコンパレータ21 は、入力端子間にオフセット電圧ΔVTを持つ。即ち、 出力電圧Vout と基準電圧Vref の差電圧がオフセット 電圧ΔVT未満の時には、コンパレータ21はLレベル の出力信号SG5を出力する。又、出力電圧Vout と基 準電圧Vref の差電圧がオフセット電圧ΔVT以上とな ると、コンパレータ21はHレベルの出力信号SG5を 出力する。

【0045】つまり、言い換えると、コンパレータ21 は、出力電圧Vout が基準電圧Vref よりオフセット電 圧ΔVT分だけ低い電圧値以下になると、その期間内だ けHレベルの出力信号SG5を出力する。尚、本実施の 形態では、Hレベルの出力信号SG5は前記三角波発振 40 回路13から出力される三角波信号SG3の最大レベル と同じかそれよりも高いレベルに設定され、Lレベルの 出力信号SG5は前記三角波信号SG3の最小レベルと 同じかそれよりも低いレベルに設定されている。

【0046】図2(a)は、前記コンパレータ21の具 体的な回路の一例を示す。コンパレータ21は、2つの pnp型パイポーラトランジスタQ1, Q2と、4つの npn型パイポーラトランジスタQ3~Q6と、3つの 定電流源CS1~CS3とを備えている。

【0047】トランジスタQ1、Q2はコンパレータ2 50

12

1の入力回路を構成している。トランジスタQ1、Q2 のコレクタはともに接続され、定電流源CS1を介して 電源Vccに接続される。トランジスタQ1、Q2の各工 ミッタは、カレントミラー回路を構成するトランジスタ Q3、Q4をそれぞれ介してグランドGNDに接続され る。トランジスタQ3、Q4はペースが互いに接続され るとともに、そのベースがトランジスタQ3のコレクタ に接続される。

【0048】前記トランジスタQ1のベースはコンパレ ータ21の非反転入力端子であって、そのペースには前 記基準電圧Vref が入力される。又、トランジスタQ2 のベースはコンパレータ21の反転入力端子であって、 そのベースには前記出力電圧Vout が入力される。

【0049】前記トランジスタQ2のサイズは、トラン ジスタQ1のサイズの「n」倍に形成されている。つま り、このようにトランジスタQ1, Q2のサイズを変更 することで、コンパレータ21はその入力端子間にオフ セット電圧ΔVTを持つ。

【0050】前記トランジスタQ5、Q6はコンパレー 20 夕21の出力回路を構成している。トランジスタQ5の コレクタは定電流源CS2を介して電源Vccに接続さ れ、エミッタはグランドGNDに接続される。トランジ スタQ5のペースは、トランジスタQ2のエミッタとト ランジスタQ4のコレクタとの間のノードN1に接続さ れる。トランジスタQ6のコレクタは定電流源CS3を 介して電源Vccに接続され、エミッタはグランドGND に接続される。トランジスタQ6のベースは、定電流源 CS2とトランジスタQ5のコレクタとの間のノードN 2に接続される。そして、定電流源CS3とトランジス タQ6のコレクタとの間のノードN3はコンパレータ2 1の出力端子であって、その出力端子からは前記出力信 号SG5が出力される。

【0051】このように構成されたコンパレータ21で は、出力電圧 Vout と基準電圧 Vref の差電圧がオフセ ット電圧ΔVT未満のときには、トランジスタQ2の電 流値がトランジスタQ1のそれより小さくなる。そのた め、ノードN1の電位が下降し、トランジスタQ5の電 流値が小さくなり、ノードN2の電位が上昇する。これ により、トランジスタQ6がオンし、ノードN3の電 位、即ちコンパレータ21の出力信号SG5がLレベル になる。

【0052】又、出力電圧Vout と基準電圧Vref の差 電圧がオフセット電圧ΔVT以上になると、トランジス タQ2の電流値がトランジスタQ1のそれより大きくな る。そのため、ノードN1の電位が上昇し、トランジス タQ5の電流値が大きくなり、ノードN2の電位が下降 する。これにより、トランジスタQ6がオフし、ノード N3の電位、即ちコンパレータ21の出力信号SG5が Hレベルになる。

【0053】従って、上記したように、コンパレータ2

1は、出力電圧Vout が基準電圧Vref よりオフセット電圧 ΔV T分だけ低い電圧値以下になると、その期間内だけHレベルの出力信号SG5を出力する。

【0054】尚、前記コンパレータ21の構成を適宜変更して実施してもよい。図2(b)は、コンパレータ21の別の具体的な回路を示す。コンパレータ21は、トランジスタQ1,Q2を同サイズで構成するとともに、トランジスタQ1のベース(コンパレータ21の非反転入力端子)に、基準電圧Vref からオフセット電圧 ΔV T分だけ低い電位(Vref $-\Delta V$ T)を供給する抵抗分 10割回路を接続して構成される。この抵抗分割回路は、基準電圧Vref を抵抗分割する抵抗R1,R2で構成され、抵抗R1,R2の抵抗値によりノードN4の電位を(Vref $-\Delta V$ T)とする。

【0055】図1に示すように、前記PWM比較回路22の第1非反転入力端子には前記誤差増幅回路11からの誤差出力信号SG2が入力され、第2非反転入力端子には前記コンパレータ21からの出力信号SG5が入力される。又、PWM比較回路22の反転入力端子には、前記三角波発振回路13からの三角波信号SG3が入力20される。

【0056】PWM比較回路22は、第1非反転入力端子に入力される誤差出力信号SG2と第2非反転入力端子に入力される出力信号SG5のレベルが大きい方と、反転入力端子に入力される三角波信号SG3とを比較する。そして、PWM比較回路22は、その比較において、三角波信号SG3のレベルの方が大きくなる期間ではLレベル、三角波信号SG3のレベルの方が小さくなる期間ではHレベルとなるパルス信号をデューティ制御信号SG4として次段の出力回路14に出力する。

【0057】即ち、前記コンパレータ21の出力信号SG5がHレベルとなる期間では、上記したようにこのレベルは三角液信号SG3の最大レベルと同じかそれよりも高いレベルに設定されているため、PWM比較回路22から出力されるデューティ制御信号SG4はHレベルに固定される(デューティ比:100%)。従って、この期間内では、デューティ制御信号SG4に基づいて制御回路2の出力信号SG1がHレベルに固定され、出力トランジスタ3がオン状態に維持される。

【0058】一方、前記コンパレータ21の出力信号SG5がLレベルとなる期間では、このレベルは三角波信号SG3の最小レベルと同じかそれよりも低いレベルに設定されているため、PWM比較回路22は、従来と同様に誤差出力信号SG2と三角波信号SG3との比較に基づいたデューティ比のデューティ制御信号SG4を出力する。従って、この期間内では、従来例と同様に出力トランジスタ3がオンオフ制御される。

【0059】次に、上記のように構成されたDC-DCコンパータ1の作用を説明する。出力端子5に接続される負荷の負荷電流が比較的小さく変化、即ち基準電圧V 50

ref との差電圧がオフセット電圧 ΔVT未満の範囲で出力電圧 Vout が変化している場合、コンパレータ21からはLレベルの出力信号SG5が出力される。

14

【0060】すると、PWM比較回路22は、従来と同様に誤差出力信号SG2と三角波信号SG3との比較に基づいたデューティ比のデューティ制御信号SG4を出力し、出力回路14はデューティ制御信号SG4を出力信号SG1として出力する。従って、従来と同様に出力トランジスタ3はこの出力信号SG1に基づいてオンオフ動作され、出力端子5から出力される出力電圧Voutが所定電圧(基準電圧Vref)に収束するように制御される。

【0061】又、図3に示すように、出力端子5に接続 される負荷の負荷電流が急激に大きく変化、即ち出力電 圧Vout が基準電圧Vref よりオフセット電圧 ΔVT分 だけ低い電圧値以下になると、その期間内、コンパレー タ21からはHレベルの出力信号SG5が出力される。 【0062】すると、出力信号SG5がHレベルとなる 期間では、PWM比較回路22のデューティ制御信号S G4がHレベルに固定される。従って、この期間内で は、デューティ制御信号SG4に基づいて制御回路2の 出力信号SG1がHレベルに固定され、出力トランジス タ3がオン状態に維持される。すると、出力電圧Vout の電圧値が直流電源電圧Vinに基づいて速やかに上昇す る。そして、出力電圧Vout が基準電圧Vref からオフ セット電圧ΔVT分だけ低い電圧(Vref -ΔVT)よ り高くなると、コンパレータ21の出力信号SG5はL レベルとなり、上記と同様に動作する。

【0063】このように本実施の形態のDC-DCコン30 パータ1では、図3に示すように出力端子5に接続される負荷の負荷電流が急激に大きく変化しても、コンパレータ21の動作によって出力電圧Vout の電圧値が大きく下降することが防止されている。

【0064】上記したように、本実施の形態では、以下の作用効果を得ることができる。

(1) コンパレータ 2 1 は、入力端子間にオフセット電圧 Δ V T を有するとともに、その入力端子から出力電圧 V out と基準電圧 V ref とをそれぞれ入力し、両電圧 V out , V ref の差電圧がオフセット電圧 Δ V T 以上になると、その期間内、H レベルの出力信号 S G 5 を出力する。P W M 比較回路 2 2 は、前記期間内において、コンパレータ 2 1 から出力された H レベルの出力信号 S G 5 をデューティ制御信号 S G 4 として出力回路 1 4 に出力する。そして、出力回路 1 4 は、そのデューティ制御信号 S G 1 として出力トランジスタ 3 に出力する。そのため、出力電圧 V out がオフセット電圧値 Δ V T 以下に大きく下降しようとしても、その期間内ではコンパレータ 2 1、P W M 比較回路 2 2 等によって出力トランジスタ 3 がオン状態に維持されるので、出力電圧 V out が速やかに上昇する。従っ

て、DC-DCコンバータ1からは常に安定した出力電 圧Vout を出力することができる。

(2) しかも、従来例のDC-DCコンパータに対して、オフセット電圧付きのコンパレータ21を追加し、2入力のPWM比較回路12を3入力のPWM比較回路22に置換するだけで本実施の形態のDC-DCコンパータを構成することができる。従って、本実施の形態のDC-DCコンパータを簡単に構成することができる。【0065】(3) 本実施の形態のコンパレータ21は、図2(a)に示すように入力初段のトランジスタQ10サイズがトランジスタQ1のサイズの「n」倍で構成され、入力端子間にオフセット電圧ΔVTを持たせている。従って、オフセット電圧付きのコンパレータ21の構成を簡単とすることができる。尚、図2(b)に示

【0066】(第2の実施の形態)図4は、本発明を具体化した第2の実施の形態のDC-DCコンバータを示す。本実施の形態の特徴は、図1に示す第1の実施の形態のDC-DCコンバータに対し、PWM比較回路22を従来例で用いた2入力のPWM比較回路12に置換し、OR回路23を追加した。

すように抵抗R1, R2により基準電圧Vref を抵抗分

割して入力するように構成しても、オフセット電圧付き

のコンパレータ21の構成は簡単である。

【0067】詳述すると、OR回路23には、PWM比較回路12のデューティ制御信号SG4と、コンパレータ21の出力信号SG5が入力される。そして、OR回路23は、デューティ制御信号SG4と出力信号SG5とを比較し、そのレベルが大きい方の信号を出力信号SG6として次段の出力回路14に出力する。

【0068】このように構成されたDC-DCコンバー 30 夕1では、出力端子5に接続される負荷の負荷電流が比較的小さく変化、即ち基準電圧Vref との差電圧がオフセット電圧ΔVT未満の範囲で出力電圧Vout が変化している場合、コンパレータ21からはLレベルの出力信号SG5が出力される。

【0069】一方、PWM比較回路12は、従来と同様に誤差出力信号SG2と三角波信号SG3との比較結果に基づいたデューティ比を持つデューティ制御信号SG4を出力する。従って、OR回路23は、デューティ制御信号SG4を出力信号SG6として出力する。そのた40め、出力回路14はOR回路23の出力信号SG6を出力信号SG1として出力し、従来と同様に、出力トランジスタ3はこの出力信号SG1に基づいてオンオフ動作され、出力端子5から出力される出力電圧Voutが所定電圧(基準電圧Vref)に収束するように制御される。

【0070】又、図3に示すように、出力端子5に接続される負荷の負荷電流が急激に大きく変化、即ち出力電圧Vout が基準電圧Vref よりオフセット電圧ΔVT分だけ低い電圧値以下になると、その期間内、コンパレータ21からはHレベルの出力信号SG5が出力される。

【0071】すると、出力信号SG5がHレベルとなる期間では、OR回路23の出力信号SG6がHレベルに固定される。従って、この期間内では、出力信号SG6に基づいて制御回路2の出力信号SG1がHレベルに固定され、出力トランジスタ3がオン状態に維持される。すると、出力電圧Voutの電圧値が直流電源電圧Vinに基づいて速やかに上昇する。そして、出力電圧Voutが基準電圧Vrefからオフセット電圧 Δ VT分だけ低い電圧(Δ Vref Δ VT)より高くなると、コンパレータ21の出力信号SG5はLレベルとなり、上記と同様に動作する。

【0072】このように本実施の形態のDC-DCコンパータ1では、前記第1の実施の形態と同様に動作する。従って、このようにDC-DCコンパータ1を構成しても、第1の実施の形態と同様の作用効果を得ることができる。

【0073】(第3の実施の形態)図5は、本発明を具体化した第3の実施の形態のDC-DCコンパータを示す。本実施の形態の特徴は、図1に示す第1の実施の形態の形態のDC-DCコンパータに対し、PWM比較回路22 aと、出力回路14aと、前記出力トランジスタ3と同一構成の出力トランジスタ3 aとを追加した。

【0074】詳述すると、PWM比較回路22aには、PWM比較回路22と同様に誤差出力信号SG2、出力信号SG2、三角波信号SG3が入力される。そして、このPWM比較回路22aは、PWM比較回路22と同様の比較動作を行い、デューティ制御信号SG4の論理を反転した反転デューティ制御信号・バーSG4を次段の出力回路14aに出力する。

【0075】出力回路14aは、PWM比較回路22aから出力された反転デューティ制御信号・バーSG4を反転出力信号・バーSG1として出力トランジスタ3aのゲートに供給する。この出力トランジスタ3aは、前記出力トランジスタ3のソースとグランドGNDとの間に接続されている。

【0076】このように構成されたDC-DCコンパータ1では、PWM比較回路22,22aと出力回路14,14aによって、出力トランジスタ3,3aが相補的にオンオフ制御され、前記第1の実施の形態と同様に動作する。従って、このようにDC-DCコンバータ1を構成しても、第1の実施の形態と同様の作用効果を得ることができる。

【0077】しかも、本実施の形態では、出力トランジスタ3がオフ状態になると、出力トランジスタ3がオン状態になるので、出力トランジスタ3のソース電位をグランドGNDレベルにすることができる。従って、出力トランジスタ3のソース電位の変化を速やかにすることができる。

【0078】 (第4の実施の形態) 図6は、本発明を具 50 体化した第4の実施の形態のDC-DCコンバータを示

す。本実施の形態の特徴は、図5に示す第3の実施の形態のDC-DCコンパータに対し、PWM比較回路22,22aを2入力のPWM比較回路12,12aに置換し、コンパレータ21を相補出力信号SG5,パーSG5を出力するコンパレータ21aに置換した。又、OR回路23とAND回路24を追加した。

【0079】詳述すると、コンパレータ21 aは、上記したように相補出力信号SG5, バーSG5を出力する。従って、コンパレータ21 aは、出力電圧Vout が基準電圧Vref よりオフセット電圧ΔVT分だけ低い電 10圧値以下になると、その期間内において、Hレベルの出力信号SG5と、Lレベルの反転出力信号・バーSG5をそれぞれ出力する。

【0080】OR回路23には、PWM比較回路12のデューティ制御信号SG4と、コンパレータ21aの出力信号SG5が入力される。そして、OR回路23は、デューティ制御信号SG4と出力信号SG5とを比較し、そのレベルが大きい方の信号を出力信号SG6として次段の出力回路14に出力する。

【0081】AND回路24には、PWM比較回路12 aから出力される反転デューティ制御信号・バーSG4 と、コンパレータ21aから出力される反転出力信号・ バーSG5が入力される。すると、AND回路24は、 OR回路23の出力信号SG6の論理を反転した反転出 力信号・バーSG6を次段の出力回路14aに出力する。

【0082】このように構成されたDC-DCコンパータ1では、PWM比較回路12,12a、OR回路23、AND回路24等によって、出力トランジスタ3,3aが相補的にオンオフ制御され、前記第3の実施の形30態と同様に動作する。従って、このようにDC-DCコンパータ1を構成しても、第3の実施の形態と同様の作用効果を得ることができる。

【0083】尚、本発明の実施の形態は以下のように変 更してもよい。

〇上記各実施の形態では、出力トランジスタ3をNチャネルMOSトランジスタにて実施したが、PチャネルMOSトランジスタで実施してもよい。この場合、例えば出力回路14において、デューティ制御信号SG4を反転させた出力信号SG1を生成する必要がある。又、出40カトランジスタ3をバイポーラトランジスタで構成してもよい。尚、出力トランジスタ3 a についても同様である。

【0084】〇上記各実施の形態では、出力回路14, 14aを設けたが、これを省略してもよい。

〇上記各実施の形態では、1チップの半導体集積回路装置上に形成した制御回路2は、誤動作増幅回路11、三角波発振回路13、出力回路14、コンパレータ21、PWM比較回路22等であったが、例えば、三角波発振回路13を別の半導体集積回路装置に形成したりする

等、適宜複数の半導体集積回路装置上に形成し、それを電気的に接続して制御回路2を形成してもよい。又、制御回路2を、出カトランジスタ3、出カコイル4及び容量7よりなる平滑回路等と同じ1チップの半導体集積回路装置上に形成し、1チップの半導体集積回路装置上にDC-DCコンバータを構成してもよい。

[0085]

【発明の効果】以上詳述したように、本発明によれば、常に安定した出力電圧を出力することができるDC-DCコンパータの制御方法、DC-DCコンパータの制御回路、及び、DC-DCコンパータを提供することができる

【図面の簡単な説明】

【図1】 第1の実施の形態におけるDC-DCコンバータの回路図。

【図2】 コンパレータの回路図。

【図3】 DC-DCコンバータの動作を説明するため の波形図。

【図4】 第2の実施の形態におけるDC-DCコンパ 20 一夕の回路図。

【図5】 第3の実施の形態におけるDC-DCコンバータの回路図。

【図6】 第4の実施の形態におけるDC-DCコンバータの回路図。

【図7】 従来のDC-DCコンバータの回路図。

【図8】 DC-DCコンバータの動作を説明するための波形図。

【符号の説明】

| 3 a | 第2出カトランジスタ |
|------------|------------|
| 4 | 出カコイル |
| 5 | 出力端子 |
| 7 · | 容量 |
| 1 1 | 誤差増幅回路 |
| 1 2 | PWM比較回路 |

出カトランジスタ

12a 第2PWM比較回路としてのPWM比較回路

13 三角波発振回路

21 デューティ制御回路を構成するコンパレー

夕

路

21a デューティ制御回路を構成するコンパレータ

22 信号選択回路としてのPWM比較回路

22a 第2PWM比較回路としてのPWM比較回

23 信号選択回路としてのOR回路

Q1, Q2 pnp型パイポーラトランジスタ

R1, R2 抵抗分割回路を構成する抵抗

SG2 誤差出力信号

50 SG3 三角波信号

デューティ制御信号

 SG5
 出力信号

 Vref
 基準電圧

S G 4

出力信号

【図1】


Vout 出力電圧


Δ V T オフセット電圧


【図2】

20











【図3】

DC-DCコンパータの動作を説明するための技形図

【図4】


第2の実施の形態におけるDC-DCコンパータの回路図






[図8]

DC-DCコンパータの動作を説明するための波形図




【図5】

[図6]



【図7】

従来のDC-DCコンパータの回路図



フロントページの続き

(72)発明者 松山 俊幸

愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内 F ターム(参考) 5H730 AA04 BB13 BB57 DD04 EE08 EE10 EE14 FD01 FF02 FG05